디지털 IC TTL과 CMOS

디지탈 IC의 큰 분에는 TTL(Transistor Transistor Losic)과 CMOS(Complementary Metal Oxide Semiconductor)가 있습니다.

이외에도 고집적도를 얻기 위하여 메모리나 마이컴 관련 IC에 사용되는 N채널 MOS를 시초로 한 초고속 응답용과 컴퓨터나 카운터에 사용되고 있는 ECL(Emitter Coupled Losic) 등 여러가지가 있으나 특수한 용도나 목적에 사용되고 일반적인 디지털 로직은 TTL이나 CMOS 로직으로 한정됩니다.

TTL은 1964년 미국의 TI(Texas Instruments)사에 의해서 발표된 이래, 우수한 성능과 적정한 가격, 500종류 이상이나 되는 풍부한 품종, 다수의 메이커가 생산함으로서 쉽게 구입할 수 있고, 시대에 따른 고속성, 에너지 지향의 개량형의 개발 등에 의해서 오늘날에도 디지탈 제어용의 IC의 주류를 이루고 있숩니다.

이에 대해서 CMOS 로직은 1996년에 미국의 RCA사와 모토로라사에 의해 발표된 것으로서 저소비 전력과 사용전압 범위가 넓어 급속도로 발전하였고 요즘에는 고 집적도의 LSI화와 TTL에 뒤떨어지지 않는 고속 응답형의 개발 등에 의해서 TTL을 능가하는 보급률을 보이고 있습니다.

TTL은 NPN형 트랜지스터를 중김으로 만들어졌고, CMOS는 FET(전계효과 트랜지스터)를 사용하여 만들어졌습니다.

이 두가지 로직의 특징을 간단히 비교하면 다음과 같습니다.
 

항목

TTL

CMOS

  전원전압

   4.75 ~ 5.25V   종래형 : 3 ~ 18V
  고속형 : 2 ~ 6V

  Threshold Level

   1.2 ~ 1.4V   전원전압의 약 1/2
  입출력간 전달지연시간   LS형 -- 10ns
  AS, AL형 -- 3 ~ 3.5ns 		  종래형 : 100ns
  고속형 : 8ns
  최고 응답 주파수   LS형 -- 45MHz
  ALS형 -- 100MHz 		  종래형 : 2MHz
  고속형 : 45MHz
  소비전류   LS형 -- 3.2mA(H레벨출력)                1.6mA(50%듀티)   0.0005 ~ 0.0003 micro A
  품종   매우 풍부(500종 이상)   실용상 충분한 품종
  사용온도 범위   섭씨 0 ~ 70도   섭씨  - 40 ~ 85도
  장점   전달 지연 시간이 짧다   구조가 간단하여 집적화가 쉽다
  단점   노이즈 마진이 작다
  선로 임피던스에 영향받기 쉽다
  소비전력이 크다 		  정전 파괴가 쉽다
  고온에 약하다
  TTL의 종류
TTL은 바이폴라형 트랜지스터를 스위칭 소자로 사용한 디지탈 제어용 IC의 일종으로, 특히 고속 응답성과 사용이 간편한게 특징입니다. 오랜 세월의 경험을 토대로 여러가지 용도에 맞는 품종이 만들어지고 있지만 대개의 차이점이나 특색을 알아놓지 않으면 제어회로의 본질을 이해할 수 없으므로 대표적 품종 몇가지에 대하여 알아보도록 하겠습니다.

TTL은 오늘날 세계의 많은 메이커에 의해서 생산되고 있지만 그 대부분이 TI사의 세컨드 소스라고 볼 수 있습니다. 그러므로 특성은 물론이고 형명이나 파트넘버에 대해서도 TI사의 기준에 준하고 있어 TTL에 대해서 연구할 때는 TI사의 자료를 참고하는 것이 가장 적당하다고 할 수 있습니다.

TI사의 TTL에는 2개의 계열과 7개의 시리즈가 있습니다. 2개의 패밀리란 표 2에 나타낸 바와 같이 54시리즈와 74시리즈가 있습니다. 54시리즈는 74시리즈에 비하여 성능이나 온도 특성 등이 우수한 것으로 군용으로 사용되고 있으며 일반적으로는 거의 사용되지 않습니다. 일반적으로 대부분 74시리즈라고 할 수 있습니다.

계열

사용온도 범위

전원전압

패키지

54계열

- 55 ~ 125

5V (+/-) 10%

J형,W형,T형

74계열

0 ~ 70

5V (+/-) 5%

J형,N형

J:세라믹 DIP, N:플라스틱 DIP, W:세라믹 플랜트 패키지, T:메탈 플랜트 패키지

이들의 가장 큰 차이점은 위의 표에서도 알 수 있듯이 사용온도 범위입니다.

패키지는 54계열에서는 내습성이 우수한 세라믹 패키지나 메탈 패키지가 표준으로 되어 있지만 74계열에서는 패키징이 용이하고 가격이 저렴한 플라스틱 DIP(Dual Inline Pakage) 패키지가 주류를 이루고 있습니다.

74패밀리에도 해상기기나 옥외결로의 염려가 되고 있는 기기에 세라믹 패키지가 채용되는 경우도 있지만 최근 플라스틱의 질적향상은 눈부시게 발전하여 가까운 장래에 세라믹은 자취를 감추게 될 것입니다. 패키지의 형상면에서는 DIP타입이 가장 일반적입니다. 소규모 IC는 14핀, 중규모 IC에서는 16핀, 거기에 마이크로 컨트롤러 등의 IC는 20핀~40핀이 많이 사용됩니다. 핀의 간격은 각 메이커에서 통일되어 있지만 패키지 외형치수는 재질이나 메이커가 달라 약간 다르기도 합니다.

시리즈

게이트

플립플롭

속도*전력곱

전달지연 시간

소비전력

클럭입력 주파수

Standard TTL 54/74

100pJ

10ns

10mW

0 ~ 35MHz

High Speed TTL 54/74H

132pJ

6ns

22mW

0 ~ 50MHz

Low Power TTL 54L

33pJ

33ns

1mW

0 ~ 3MHz

Schottky TTL 54/74S

57pJ

3ns

19mW

0 ~ 125MHz

Low-Power Schottky TTL 54/74LS

19pJ

95ns

2mW

0 ~ 45MHz

Advanced Schottky TTL 54/74AS

33pJ

15ns

22mW

0 ~ 200MHz

Advanced Low-Power Schottky TTL 54/74ALS

4pJ

4ns

1mW

0 ~ 100MHz



TTL에는 위의 표와 같이 7개의 시리즈가 있으며 주로 전기적 특성에 의해서 구분됩니다. 당초에는 스탠다드형과 고속응답의 H형, 저소비전력의 L형의 3종류가 만들어 졌지만 그 후 트랜지스터의 베이스-콜렉터간에 순전압강하의 낮은 쇼트키 장벽 다이오드를 조합시켜 고속 스위칭을 실현한 S형과 저소비전력형의 LS형의 2종류가 추가되었습니다.

그러나 최근에는 CMOS 로직도 고속화가 되어 TTL의 장점이 약화되었습니다. 이에 따라 고속, 저소비전력으로 강화된 ALS형과 AS형이 동시에 발표되었습니다. 그러나 품종이 적기 때문에 그다지 사용되고 있지는 않습니다.

위의 표에 나온 패밀리 외에도 74시리즈는 원래 TTL만 있었지만 그 후 CMOS형의 HC패밀리가 개발되었습니다. 이것은 CMOS의 단점인 동작속도를 TTL이상의 수준으로 고속화한 것입니다. 또한 HC패밀리는 지금까지의 TTL과 같은 핀 배치를 사용하고 있기때문에 교환성이 매우 우수하여 근래에는 기존의 TTL을 대체하고 있습니다.

'전자공학 > 기초전자부품' 카테고리의 다른 글

11.데이터시트 보는법  (0) 2010.03.03
10. 디지털 IC의 취급방법  (0) 2010.03.03
8.기본 설계법  (0) 2010.03.03
7.FET란?  (0) 2010.03.03
6.:: 트랜지스터의 데이터시트 보는법  (0) 2010.03.03
:: 트랜지스터 회로 설계시 유의사항
  몇 볼트까지 사용할 것인가?
컬렉터·이미터간 최대정격전압（Vceo)를 기준으로 하며
실제로는 이것의 1/2 이하의 전압에서 사용하는 것이 좋습니다.
  몇 암페어까지 흐르게 할 것인가?
이것은 ２가지 관점에서 생각해야 합니다.
먼저 컬렉터 최대정격전류（Ic)를 초과해서는 않되며 실제 사용시에는 1/2 이하에서 사용해야 합니다.
또 하나는 콜렉터 손실(Pc)을 기준으로 최대 전력을 초과하여 사용하지 않도록 하는 것입니다. 이것의 사용전압 × 전류로 계산하여 역시 1/2 이하에서 사용해야합니다.
그러나 이것은 방열판의 유무와 주위 온도에따라 큰 차이가 있으므로 데이터 쉬트를 확인하는 것이 좋습니다.
  증폭률을 얼마로 사용할 것인가?
직류전류증폭율(hfe)로 단순하게 입력전류의 몇 배가 되어 출력되는지 계산하면 되지만 트랜지스터마다 편차가 있으므로 최소값을 기준으로 해야합니다.
  어느정도의 주파수까지 증폭할 것인가?
이것은 이득 대역폭 (fT)을 기준으로 하여 다음과 같이 산출 합니다.
사용 가능한 주파수 ＝ 이득 대역폭(fT) ÷ 직류 전류 증폭 율(hfe)
:: 디지탈 회로에서 사용법
트랜지스터를 디지탈 회로에서 사용하는 목적은 주로 다음과 같은 것이 있으며 그에 따른 사용법을 설명합니다.
  큰전류나 높은전압의 제어
세그먼트 발광 다이오드의 제어, 모터나 릴레이등의 드라이브, 전원의 On/Off，조명등의 제어
전압레벨의 변환 : 광센서나 마이크의 신호 증폭 및 변환
직류전압 증폭 : A/D 변환 입력 신호 증폭및 센서 출력의 증폭
  큰 부하 제어
여기서 말하는 큰부하라는 것은 수 10mA 이상의 전류가 흐르거나 ５V 이상의 전압이 필요한 부하를 말하며 디지탈 IC로는 직접 드라이브할 수 없는 모터의 제어나 릴레이또는 솔레노이드 코일등의 드라이브가 여기에 해당됩니다.

이와 같은 경우 트랜지스터의 사용법은 다음 그림과 같이 사용하는 것이 기본이며 부하전류의 방향에 따라서 (a)，(b)의 두가지 사용법이 있고 사용하는 트랜지스터도 NPN형과 PNP형으로 각각구분하여 사용해야 합니다．
트랜지스터의 선정은 드라이브하는 전압과 전류를 고려하여 선정하며 전류 증폭율이나 주파수 특성은 생각할 필요가 없습니다.
동작 원리는 (a)의 경우 디지탈 IC의 출력이 High 가 되면 4.5V 이상의 전압이 되어 이것이 저항을 통하여 트랜지스터에 Ib가 흐르게하여 트랜지스터가 On되고 Ic가 흘러서 부하가 작동합니다.

역으로 디지탈 IC의 출력이 Low로 되면 트랜지스터의 Vbe(0.6V 정도）보다 작은 출력전압 (0.2V 정도）이 되기 때문에 Ib는 흐르지 않아서 트랜지스터가 Off되어 부하전류도 흐르지 않게 됩니다.

(b)의 경우에는 반대로 디지탈 IC의 출력이 High가 되면 트랜지스터는 Off 되어 부하전류는 흐르지 않으며，디지탈 IC 출력이 Low로 되면 트랜지스터가 On 되어 부하에 전류가 흐르게 됩니다.

R1과 R2의 저항치 결정은 트랜지스터가 On되었을때 베이스 전류（Ib)＝부하 전류(Ic)÷직류 전류 증폭 율(hfe) 로 정해지는 전류 Ib보다 약간 큰 전류가 흐르도록 저항값을 설정해야 합니다. 이 저항이 없으면 디지탈 IC에 과전류가 흐르게 되어 디지탈 IC가 발열로 파손됩니다.

예：부하전류가 100mA 이고 hfe=100, Ib=1mA 라 하고 IC의 전원을 5V라고 하면 ，Vbe는 약 0.6V로 일정이기 때문에 R1 = R2 = (5V - 0.6V) ÷ 1mA = 4.4KΩ 이나 약간 여유를 주어서 ３.3 KΩ 정도면 적당할것입니다.


* 주의사항

트랜지스터로 드라이브하는 부하가 모터나 릴레이처럼 코일부하일때는 역기전력에 주의할 필요가 있습니다．즉 코일의 전류를 On/Off할때 순간적으로 역방향의 높은 전압이 코일의 양단에 발생하는데 이것을 그데로 방치하면 트랜지스터의 컬렉터-이미터간에 가해져서 경우에 따라 트랜지스터가 파손될수도 있습니다．
또한 이 역기전력은 노이즈로 작용하여 주변 회로의 오동작을 유발 할 수도 있습니다. 따라서 이것을 방지하기 위해 다음 그림과 같이 다이오드를 코일의 양단에 병렬에 접속합니다． 또한 이 다이오드는 최대한 코일에 가까운 위치에 붙여서 역 기전력을 흡수시켜야 합니다.
:: 전압레벨 변환 방법
각종 센서류는 출력 전압이 낮아서 디지탈 회로에 직접입력으로 사용하기 부적절한 경우가 많으며 이때 트랜지스터로 전압레벨을 증폭하여 사용합니다. 이때는 결국 직류전압증폭기로 사용하는것이 되기 때문에 본래의 기본증폭 회로로 구성하면 되나 On/Off를 판정하는 정도면 족하기 때문에 회로를 간략화 할 수 있습니다.

실제로 사용하는 회로는 그림과 같이 되며 입력으로 사용된 센서의 출력 전압이 평상시는 거의 0V이고 검출시에 0.6V 이상 일때와 0.6V 이하 일 때 회로가 조금 다르게 됩니다.
(a)의 회로에서 센서의 출력이 평상시 0V에 가깝기 때문에 트랜지스터는 Off 되어 디지탈 IC의 입력은 거의 전원전압에 가까워저서 High로 되고, 센서 검출시에 출력이 0.6V 이상이 되면 트랜지스터가 On으로 되어 디지탈 IC의 입력은 거의 0V가 되고 Low로 됩니다.

R1과 Rc의 저항치 결정방법은 먼저 Rc는 디지탈 IC의 입력전류는 수 10μA 이하이기때문에 트랜지스터가 Off되었을 때 Rc 를 경유하여 디지탈 IC에 전류가 흐를 수 있도록 수 10KΩ 이하의 저항이면 적당하며 보통은 5KΩ∼20KΩ 정도가 쓰여집니다．

R1은 센서의 출력 전류에 의하여 결정되며 너무 작게 하면 센서에 무리를 주어 감도가 떨어질수 있습니다. 대부분은 수10KΩ 정도면 적당하며 일반적으로 10KΩ ~ 50KΩ 정도가 쓰여지지만 센서의 규격에 최적 부하저항치가 있으면 그에따른 저항치를 사용하며 이때는 센서의 부하는 R1과 트랜지스터의 입력 저항이 병렬이 되므로 이점도 주의하여 결정해야 합니다, 참고로 트랜지스터의 입력저항은 수 10KΩ정도 입니다．
(b) 회로에서 저항치의 결정 방법은 R1과 Rc는 (a)와 같지만 R2는 수 10KΩ의 가변저항을 사용하여 평상시에 트랜지스터가 Off되고 센서감지시에 On으로 되도록 조정하는 것이 필요합니다．이때 R1 과 R2의 비가 0.6대 Vcc의 비와 거의 같은 정도가 되도록 하는 것이 좋습니다.

R1 과 트랜지스터 입력저항(수 10KΩ)의 병렬 저항이 센서의 부하가 되기 때문에 센서의 부하 드라이브 능력을 넘지 않게 R1 이 수KΩ (많게는 2KΩ~ 5KΩ정도)이 되도록 합니다.

센서의 출력 신호가 １msec 이하의 짧은 펄스일때는 사용할 트랜지스터의 주파수 특성을 고려할 필요가 있지만 그 이외에는 주파수 특성을 걱정할 필요가 없으며 사용전압과 전류증폭율이 적당한 것을 사용하면 좋을것입니다. 출력전류는 디지탈 IC정도라면 수 10μA 정도면 충분하기 때문에 걱정하지 않아도 될 것입니다.
:: 아날로그 회로에서 사용법
아날로그 신호를 증폭하기 위한 기본 회로는 대부분 이미터 접지 회로를 사용하며 최대한 깨끗하게 입력 신호를 증폭하도록 해야 합니다.

그 기본회로는 다음 그림과 같으며 회로정수의 결정방법은 아래와 같은 순서로 행합니다．여기로 미리 사용할 전원전압（Vcc)은 정해 있는 것으로 하고 사용할 트랜지스터의 전류 증폭율(hfe)은 100으로 가정합니다. 트랜지스터의 선정시는 주파수 특성이 중요하고 이득 대역폭 (fT)이 높은것을 사용할 필요가 있습니다．

예：
fT가 200MHz 이고 hfe가 100이라면，200MHz ÷ 100 = 2MHz 로 되어
실제로 사용할 수 있는 주파수는 ２MHz 정도가 됩니다.
따라서 10MHz 이상의 주파수로 사용하려면 ft는 1GHz 이상이 필요하게됩니다.
  1. 컬렉터 저항（Rc)의 결정
이것은 부하전류（Ic)를 고려해서 결정해야 합니다.
파워가 필요한 드라이브일때는 수 １００ｍA 정도가 필요하며 통상은 수 ｍA ~ 수 １０ｍA 정도가 일반적입니다．
Rc는 무신호시 출력전압이 전원 전압의 １／２이 되도록 하면 되며

Rc = （Vcc/2) ÷ Ic 로 계산하면 구할 수 있습니다.

(예：Vcc = 5V Ic = ２mA 라면 Rc = 1.25KΩ = 약1KΩ)
  2. 이미터 저항（Re）의 결정
이 저항은 입력신호가 １V 이상이 되어도 출력이 포화하지 않도록 하여 신호를 깨끗하게 증폭 할 수 있도록 합니다. 값의 결정은 러프하게 생각해도 좋으며 통상 Rc의 1/5 ∼ 1/10 정도면 족합니다. (예：1KΩ ÷ 5 = 200Ω）
  3. 베이스 저항（R1과 R2）의 결정
먼저 필요한 베이스 전압（Vb)을 구합니다.
무신호시 Re에는 Ic의 전류가 흐르고 있고 베이스 이미터간 전압은 약 0.6V로 거의 일정하기 때문에

Vb = Ic×Re＋0.6로 됩니다．（예： 2mA × 200Ω＋0.6 = 1.0V）

다음에 필요한 베이스 전류（Ib)를 전류 증폭율(hfe)에 의해 계산하면

Ib = Ic ÷ hfe（예：2mA÷100 = 0.02mA hfe=100）가 됩니다.

여기에서 베이스 저항은 베이스 전류의 １０배 이상의 전류가 흐르게 하여 베이스전류 및 베이스 전압이 변동하지 않도록 하며 R1，R2는 다음과 같이 계산합니다.

R1 = （Vcc - Vb) ÷（10×Ic）, R2 = Vb ÷ (10 × Ic)
(예：R1=(5V-1V)÷10×0.02mA=20KΩ R2=1V÷(10×0.02mA)=5KΩ ）
  4.커플링 콘덴서(Cin)의 용량결정
교류신호를 증폭하는 경우는 직류전압과 무관하게 하기 위해 커플링 콘덴서（Cin）가 필요해집니다．이 값은 입력신호의 최저 주파수（ｆｃ）에 대하여 충분히 무시할 수 있는 임피던스가 되도록 해야 합니다. 입력용 콘덴서 Cin 은 트랜지스터의 입력 임피던스를 Rin이라고 한다면

ｆｃ ＞ １÷（2π × Rin × Cin) 이 되도록 정해야 하며 입력 임피던스 Rin은 대략 R1과 R2의 병렬 저항값이 됩니다.

예：ｆｃ를 20Hz라고 할때 Cin > １／(6.3 × 4KΩ × 20Hz) = 2μF
Cｉｎ = 4.7μF 정도를 사용하면 좋습니다,）
  5. 바이패스 콘덴서（Ce）의 결정
이미터의 콘덴서도 최저 주파수에 대하여 충분히 낮은 인피던스가 되도록 정해야 하며
Ce ＞ １÷（２π × ｆｃ × Re）로 구합니다．

예： Ce＞１／（6.3×20Hz×200Ω）=40μF → Ce=100μF）

《참고》직류증폭시는 Cin이나 Ce는 불필요 하기 때문에 사용하지 않아도 좋습니다.

'전자공학 > 기초전자부품' 카테고리의 다른 글

10. 디지털 IC의 취급방법  (0) 2010.03.03
9.TTL과 CMOS  (0) 2010.03.03
7.FET란?  (0) 2010.03.03
6.:: 트랜지스터의 데이터시트 보는법  (0) 2010.03.03
5.트랜지스터의 분류  (0) 2010.03.03
FET란 전계효과트랜지스터(Field effect transistor)를 가르키는 말인데 FET는 일반적인 접합트랜지스터와 외관은 거의 유사하지만 내부구조와 동작원리는 전혀 다른 것입니다. FET는 각종 고급 전자기계와 측정장비, 자동제어회로 등에 이용되고 있습니다.

이와같은 FET는 구조에 의해 분류하면 접합FET(J-FET)와 MOS FET의 두 종료가 있으며 이것들은 각각 전류의 통로가 P형 반도체로 된 P체널형과 전류의 통로가 N형 반도체로 된 N체널 형이 있습니다.

P체널형은 정공이 전류를 운반하는 것으로 PNP형 TR과 비슷하고 N체널형은 전자가 전류를 운반하는 것으로 NPN형의 TR과 비슷합니다.
:: P체널형 접합 FET
위의 그림은 P체널 접합 FET의 구조입니다. 이것은 P형 반도체의 측면에 N형 반도체를 접합하고 P형 반도체의 양단과 측면에 부착된 N형 반도체로부터 각각 리드를 내놓은 것인데 측면에 나온 리드는 게이트(G: Gate)이고 P형 반도체의 양단에서 나온 두개의 리드중 한쪽은 소스(S: Source)라 하며 다른 한쪽은 드레인(D : Drain)이라고 합니다.

위의 그림의 우측은 P채널 접합 FET를 나타내는 기호입니다. 게이트에 표시된 화살표는 게이트 접합부의 순방향을 나타낸 것으로 P채널 형임을 알려 주는 것입니다.

화살표가 TR에서 밖으로 나오는 방향으로 있을때는 P체널 형이고, 밖에서 TR쪽으로 들어가는 방향일때는 N체널 형입니다.

FET가 동작할 때는 드레인과 소스간에 전류가 흐르는데 위의 그림에서는 전류가 흐르는 통로가 P형 반도체로 되어 있기 때문에 P체널 형이라고 합니다. FET의 명칭 가운데서 2SJ11, 3SJ11등과 같이 J형으로 되어 있는 트랜지스터는 P체녈 형의 FET입니다.

위의 그림과 달리 게이트가 2개로 되어 있는 경우도 있습니다. 게이트가 2개로 되어 있는 것은 2개의 게이트가 내부에서 연결되어 있지 않고 개별적으로 나와있는 것입니다.
:: N체널형 접합 FET
위의 그림은 N형 반도체의 측면에 P형 반도체를 접합하고 N형 반도체의 양단과 측면에 있는 P형 반도체로부터 각각 리드를 내놓은 것인데 이것은 N체널 접합 FET입니다.

FET의 명칭 가운데서 2SK11, 3SK14등과 같이 K형으로 되어 있는 트랜지스터는 N체녈 형의 FET입니다.
:: MOS FET
위의 그림은 MOS(Metal Oxide Semiconductor)형 FET의 구조입니다. P형 반도체의 기판에 N형 반도체를 만들고 N형 반도체의 표면에 알루미늄으로 된 게이트를 부착시킨 것인데 N형 반도체와 게이트사이에는 실리콘 산화물의 엷은 막을 형성시켜서 절연도가 매우 높게 하였습니다.

위의 그림의 좌측에는 N형 반도체 양단에서 나온 두개의 리드중 한쪽은 드레인이고 다른 한쪽은 소스인데 이와같은 구조로 된 것을 디플레이션(depletion)형 MOS FET이라고 합니다.

그림 중간의 것은 인핸스먼트(enhancement)형 MOS FET라고 하는 것의 구조도로, 이것은 N체널이 없는 것으로 되어있으나 동작시에는 실리콘산화물의 엷은 막 옆에 N체널이 형성됩니다.

FET와 접합 트랜지스터를 비교하면 FET의 드레인은 TR의 콜렉터와 같고, 소스는 이미터와 같으며, 게이트는 베이스와 같습니다. 그리고 P체널형은 PNP형과 비슷하고 N체널형은 NPN형 TR과 비슷하기 때문에 PNP형 TR의 콜렉터에 -전압을 공급하는 것과 마찬가지로 P체널 FET의 드레인에는 -의 전압을 공급하고, NPN형 TR의 콜렉터에 +전압을 공급하는 것 처럼 N체널 FET의 드레인에는 +전압을 공급해야 합니다.
:: FET의 동작원리
위의 그림과 같이 N체널 접합 FET의 드레인과 소스에 드레인이 +가 되는 방향으로 전압을 공급하면 (이것을 드레인 전압이라고 함) N형 반도체 내에 산재하여 있는 과잉전자가 소스전극에서 드레인전극 측으로 이동하여 드레인 전류 ID가 흐릅니다.

이 때 아래의 그림과 같이 게이트와 소스간에 역방향 전압을 공급하면(이것을 게이트전압이라고 함) 게이트의 -전압에 의해 N체널 내에 전자가 반발당하여 공핍층이 생깁니다. 이때 생긴 공핍층은 전자가 없는 부분으로 절연영역이므로 전자가 이동할 수 있는 통로(체널)가 좁아져서 드레인전류 ID는 감소합니다. 여기에서 만약 역방향 전압을 더욱 증가시킨다면 통로는 더욱 좁아져서 ID는 더욱 감소하게 됩니다.

'전자공학 > 기초전자부품' 카테고리의 다른 글

9.TTL과 CMOS  (0) 2010.03.03
8.기본 설계법  (0) 2010.03.03
6.:: 트랜지스터의 데이터시트 보는법  (0) 2010.03.03
5.트랜지스터의 분류  (0) 2010.03.03
4.트렌지스터란?  (0) 2010.03.03

+ Recent posts

티스토리툴바